Lines Matching full:riscv
26 namespace RISCV {
107 } // namespace RISCV
121 case RISCV::GPRRegClassID:
122 case RISCV::GPRF16RegClassID:
123 case RISCV::GPRF32RegClassID:
124 case RISCV::GPRNoX0RegClassID:
125 case RISCV::GPRNoX0X2RegClassID:
126 case RISCV::GPRJALRRegClassID:
127 case RISCV::GPRJALRNonX7RegClassID:
128 case RISCV::GPRTCRegClassID:
129 case RISCV::GPRTCNonX7RegClassID:
130 case RISCV::GPRC_and_GPRTCRegClassID:
131 case RISCV::GPRCRegClassID:
132 case RISCV::GPRC_and_SR07RegClassID:
133 case RISCV::SR07RegClassID:
134 case RISCV::SPRegClassID:
135 case RISCV::GPRX0RegClassID:
136 return getRegBank(RISCV::GPRBRegBankID);
137 case RISCV::FPR64RegClassID:
138 case RISCV::FPR16RegClassID:
139 case RISCV::FPR32RegClassID:
140 case RISCV::FPR64CRegClassID:
141 case RISCV::FPR32CRegClassID:
142 return getRegBank(RISCV::FPRBRegBankID);
143 case RISCV::VMRegClassID:
144 case RISCV::VRRegClassID:
145 case RISCV::VRNoV0RegClassID:
146 case RISCV::VRM2RegClassID:
147 case RISCV::VRM2NoV0RegClassID:
148 case RISCV::VRM4RegClassID:
149 case RISCV::VRM4NoV0RegClassID:
150 case RISCV::VMV0RegClassID:
151 case RISCV::VRM2_with_sub_vrm1_0_in_VMV0RegClassID:
152 case RISCV::VRM4_with_sub_vrm1_0_in_VMV0RegClassID:
153 case RISCV::VRM8RegClassID:
154 case RISCV::VRM8NoV0RegClassID:
155 case RISCV::VRM8_with_sub_vrm1_0_in_VMV0RegClassID:
156 return getRegBank(RISCV::VRBRegBankID);
166 Idx = RISCV::FPRB16Idx;
169 Idx = RISCV::FPRB32Idx;
172 Idx = RISCV::FPRB64Idx;
175 return &RISCV::ValueMappings[Idx];
190 return getRegBank(MI.getOperand(0).getReg(), MRI, TRI) == &RISCV::FPRBRegBank;
234 Idx = RISCV::VRB64Idx;
236 Idx = RISCV::VRB128Idx;
238 Idx = RISCV::VRB256Idx;
240 Idx = RISCV::VRB512Idx;
244 return &RISCV::ValueMappings[Idx];
264 unsigned GPRSize = getMaximumSize(RISCV::GPRBRegBankID);
269 &RISCV::ValueMappings[GPRSize == 64 ? RISCV::GPRB64Idx
270 : RISCV::GPRB32Idx];
446 if (getRegBank(VReg, MRI, TRI) == &RISCV::FPRBRegBank ||
464 case RISCV::G_FCLASS: {