Lines Matching defs:isPPC64

95                       STI.isPPC64() ? PPC::BLR8 : PPC::BLR),
614   if (!(Subtarget.isPPC64() && Subtarget.hasP9Vector() &&
672   assert((Subtarget.isPPC64() && Subtarget.hasP9Vector() &&
1265   bool isPPC64 = Subtarget.isPPC64();
1331       Cond.push_back(MachineOperand::CreateReg(isPPC64 ? PPC::CTR8 : PPC::CTR,
1342       Cond.push_back(MachineOperand::CreateReg(isPPC64 ? PPC::CTR8 : PPC::CTR,
1399     Cond.push_back(MachineOperand::CreateReg(isPPC64 ? PPC::CTR8 : PPC::CTR,
1413     Cond.push_back(MachineOperand::CreateReg(isPPC64 ? PPC::CTR8 : PPC::CTR,
1479   bool isPPC64 = Subtarget.isPPC64();
1487                               (isPPC64 ? PPC::BDNZ8 : PPC::BDNZ) :
1488                               (isPPC64 ? PPC::BDZ8  : PPC::BDZ))).addMBB(TBB);
1504                             (isPPC64 ? PPC::BDNZ8 : PPC::BDNZ) :
1505                             (isPPC64 ? PPC::BDZ8  : PPC::BDZ))).addMBB(TBB);
2100     bool isPPC64 = Subtarget.isPPC64();
2101     ZeroReg = isPPC64 ? PPC::ZERO8 : PPC::ZERO;
2182       bool isPPC64 = Subtarget.isPPC64();
2183       MI.setDesc(get(Pred[0].getImm() ? (isPPC64 ? PPC::BDNZLR8 : PPC::BDNZLR)
2184                                       : (isPPC64 ? PPC::BDZLR8 : PPC::BDZLR)));
2205       bool isPPC64 = Subtarget.isPPC64();
2206       MI.setDesc(get(Pred[0].getImm() ? (isPPC64 ? PPC::BDNZ8 : PPC::BDNZ)
2207                                       : (isPPC64 ? PPC::BDZ8 : PPC::BDZ)));
2248     bool isPPC64 = Subtarget.isPPC64();
2251       MI.setDesc(get(isPPC64 ? (setLR ? PPC::BCCTRL8 : PPC::BCCTR8)
2255       MI.setDesc(get(isPPC64 ? (setLR ? PPC::BCCTRL8n : PPC::BCCTR8n)
2259       MI.setDesc(get(isPPC64 ? (setLR ? PPC::BCCCTRL8 : PPC::BCCCTR8)
2269           .addReg(isPPC64 ? PPC::LR8 : PPC::LR, RegState::Implicit)
2270           .addReg(isPPC64 ? PPC::LR8 : PPC::LR, RegState::ImplicitDefine);
2401   bool isPPC64 = Subtarget.isPPC64();
2417   if (isPPC64) {
2788   if (Subtarget.isPPC64() && Opc == PPC::CMPWI)
3111     const int64_t Offset = Subtarget.isPPC64() ? -0x7010 : -0x7008;
3112     const unsigned Reg = Subtarget.isPPC64() ? PPC::X13 : PPC::R2;
3113     MI.setDesc(get(Subtarget.isPPC64() ? PPC::LD : PPC::LWZ));
3123     const unsigned Reg = Subtarget.isPPC64() ? PPC::X13 : PPC::R2;
3131     bool Is64 = Subtarget.isPPC64();
3235     unsigned CmpOp = Subtarget.isPPC64() ? PPC::CMPD : PPC::CMPW;
3360   bool isPPC64 = Subtarget.isPPC64();
3365     BuildMI(MBB, MBBI, DL, get(isPPC64 ? PPC::LI8 : PPC::LI), Reg).addImm(Imm);
3367     BuildMI(MBB, MBBI, DL, get(isPPC64 ? PPC::LIS8 : PPC::LIS), Reg)
3370       BuildMI(MBB, MBBI, DL, get(isPPC64 ? PPC::ORI8 : PPC::ORI), Reg)
3374     assert(isPPC64 && "Materializing 64-bit immediate to single register is "
5234   Register SPReg = Subtarget.isPPC64() ? PPC::X1 : PPC::R1;
5419   return (Opcode == (Subtarget.isPPC64() ? PPC::BDNZ8 : PPC::BDNZ));
5456           MF->getSubtarget<PPCSubtarget>().isPPC64() ? PPC::CTR8 : PPC::CTR,
5516   unsigned LOOPi = (Subtarget.isPPC64() ? PPC::MTCTR8loop : PPC::MTCTRloop);