Lines Matching defs:ResultReg

181   bool emitLoad(MVT VT, unsigned &ResultReg, Address &Addr);
324   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
325   if (!ResultReg)
328   emitInst(Opc, ResultReg).addReg(LHSReg).addReg(RHSReg);
329   return ResultReg;
340     Register ResultReg = createResultReg(&Mips::GPR32RegClass);
342             ResultReg)
345     return ResultReg;
361   Register ResultReg = createResultReg(RC);
365     emitInst(Opc, ResultReg).addReg(Mips::ZERO).addImm(Imm);
366     return ResultReg;
368     emitInst(Mips::ORi, ResultReg).addReg(Mips::ZERO).addImm(Imm);
369     return ResultReg;
377     emitInst(Mips::ORi, ResultReg).addReg(TmpReg).addImm(Lo);
379     emitInst(Mips::LUi, ResultReg).addImm(Hi);
381   return ResultReg;
633 bool MipsFastISel::emitCmp(unsigned ResultReg, const CmpInst *CI) {
650     emitInst(Mips::SLTiu, ResultReg).addReg(TempReg).addImm(1);
656     emitInst(Mips::SLTu, ResultReg).addReg(Mips::ZERO).addReg(TempReg);
660     emitInst(Mips::SLTu, ResultReg).addReg(RightReg).addReg(LeftReg);
663     emitInst(Mips::SLTu, ResultReg).addReg(LeftReg).addReg(RightReg);
668     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
674     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
678     emitInst(Mips::SLT, ResultReg).addReg(RightReg).addReg(LeftReg);
681     emitInst(Mips::SLT, ResultReg).addReg(LeftReg).addReg(RightReg);
686     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
692     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
742     emitInst(CondMovOpc, ResultReg)
752 bool MipsFastISel::emitLoad(MVT VT, unsigned &ResultReg, Address &Addr) {
759     ResultReg = createResultReg(&Mips::GPR32RegClass);
763     ResultReg = createResultReg(&Mips::GPR32RegClass);
767     ResultReg = createResultReg(&Mips::GPR32RegClass);
773     ResultReg = createResultReg(&Mips::FGR32RegClass);
779     ResultReg = createResultReg(&Mips::AFGR64RegClass);
787     emitInstLoad(Opc, ResultReg, Addr.getReg(), Addr.getOffset());
797     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
861   unsigned ResultReg;
866     ResultReg = emitLogicalOp(ISD::AND, VT, I->getOperand(0), I->getOperand(1));
869     ResultReg = emitLogicalOp(ISD::OR, VT, I->getOperand(0), I->getOperand(1));
872     ResultReg = emitLogicalOp(ISD::XOR, VT, I->getOperand(0), I->getOperand(1));
876   if (!ResultReg)
879   updateValueMap(I, ResultReg);
898   unsigned ResultReg;
899   if (!emitLoad(VT, ResultReg, Addr))
901   updateValueMap(I, ResultReg);
979   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
980   if (!emitCmp(ResultReg, CI))
982   updateValueMap(I, ResultReg);
1052   Register ResultReg = createResultReg(RC);
1055   if (!ResultReg || !TempReg)
1059   emitInst(CondMovOpc, ResultReg)
1061   updateValueMap(I, ResultReg);
1291     Register ResultReg = createResultReg(TLI.getRegClassFor(CopyVT));
1292     if (!ResultReg)
1296             ResultReg).addReg(RVLocs[0].getLocReg());
1299     CLI.ResultReg = ResultReg;
1463     Register ResultReg = createResultReg(Allocation[ArgNo].RC);
1465             TII.get(TargetOpcode::COPY), ResultReg)
1467     updateValueMap(&FormalArg, ResultReg);
1815   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1817   if (!emitIntExt(SrcVT, SrcReg, DestVT, ResultReg, isZExt))
1819   updateValueMap(I, ResultReg);
1940   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1941   if (!ResultReg)
1947   emitInst(MFOpc, ResultReg);
1949   updateValueMap(I, ResultReg);
1959   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1960   if (!ResultReg)
2000     emitInst(Opcode, ResultReg).addReg(Op0Reg).addImm(ShiftVal);
2001     updateValueMap(I, ResultReg);
2023   emitInst(Opcode, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
2024   updateValueMap(I, ResultReg);
2126     Register ResultReg = createResultReg(RC);
2130     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, II, ResultReg)
2135     return ResultReg;