Lines Matching full:mips
43 : MipsInstrInfo(STI, Mips::Bimm16) {}
75 if (Mips::CPU16RegsRegClass.contains(DestReg) &&
76 Mips::GPR32RegClass.contains(SrcReg))
77 Opc = Mips::MoveR3216;
78 else if (Mips::GPR32RegClass.contains(DestReg) &&
79 Mips::CPU16RegsRegClass.contains(SrcReg))
80 Opc = Mips::Move32R16;
81 else if ((SrcReg == Mips::HI0) &&
82 (Mips::CPU16RegsRegClass.contains(DestReg)))
83 Opc = Mips::Mfhi16, SrcReg = 0;
84 else if ((SrcReg == Mips::LO0) &&
85 (Mips::CPU16RegsRegClass.contains(DestReg)))
86 Opc = Mips::Mflo16, SrcReg = 0;
116 if (Mips::CPU16RegsRegClass.hasSubClassEq(RC))
117 Opc = Mips::SwRxSpImmX16;
135 if (Mips::CPU16RegsRegClass.hasSubClassEq(RC))
136 Opc = Mips::LwRxSpImmX16;
147 case Mips::RetRA16:
148 ExpandRetRA16(MBB, MI, Mips::JrcRa16);
160 case Mips::BeqzRxImmX16: return Mips::BnezRxImmX16;
161 case Mips::BnezRxImmX16: return Mips::BeqzRxImmX16;
162 case Mips::BeqzRxImm16: return Mips::BnezRxImm16;
163 case Mips::BnezRxImm16: return Mips::BeqzRxImm16;
164 case Mips::BteqzT8CmpX16: return Mips::BtnezT8CmpX16;
165 case Mips::BteqzT8SltX16: return Mips::BtnezT8SltX16;
166 case Mips::BteqzT8SltiX16: return Mips::BtnezT8SltiX16;
167 case Mips::Btnez16: return Mips::Bteqz16;
168 case Mips::BtnezX16: return Mips::BteqzX16;
169 case Mips::BtnezT8CmpiX16: return Mips::BteqzT8CmpiX16;
170 case Mips::BtnezT8SltuX16: return Mips::BteqzT8SltuX16;
171 case Mips::BtnezT8SltiuX16: return Mips::BteqzT8SltiuX16;
172 case Mips::Bteqz16: return Mips::Btnez16;
173 case Mips::BteqzX16: return Mips::BtnezX16;
174 case Mips::BteqzT8CmpiX16: return Mips::BtnezT8CmpiX16;
175 case Mips::BteqzT8SltuX16: return Mips::BtnezT8SltuX16;
176 case Mips::BteqzT8SltiuX16: return Mips::BtnezT8SltiuX16;
177 case Mips::BtnezT8CmpX16: return Mips::BteqzT8CmpX16;
178 case Mips::BtnezT8SltX16: return Mips::BteqzT8SltX16;
179 case Mips::BtnezT8SltiX16: return Mips::BteqzT8SltiX16;
195 case Mips::RA:
196 case Mips::S0:
197 case Mips::S1:
200 case Mips::S2:
217 bool SaveS2 = Reserved[Mips::S2];
219 unsigned Opc = ((FrameSize <= 128) && !SaveS2)? Mips::Save16:Mips::SaveX16;
224 MIB.addReg(Mips::S2);
235 adjustStackPtrBig(SP, -Remainder, MBB, I, Mips::V0, Mips::V1);
247 bool SaveS2 = Reserved[Mips::S2];
250 Mips::Restore16:Mips::RestoreX16;
261 adjustStackPtrBig(SP, Remainder, MBB, I, Mips::A0, Mips::A1);
267 MIB.addReg(Mips::S2, RegState::Define);
287 MachineInstrBuilder MIB1 = BuildMI(MBB, I, DL, get(Mips::LwConstant32), Reg1);
289 MachineInstrBuilder MIB2 = BuildMI(MBB, I, DL, get(Mips::MoveR3216), Reg2);
290 MIB2.addReg(Mips::SP, RegState::Kill);
291 MachineInstrBuilder MIB3 = BuildMI(MBB, I, DL, get(Mips::AdduRxRyRz16), Reg1);
294 MachineInstrBuilder MIB4 = BuildMI(MBB, I, DL, get(Mips::Move32R16),
295 Mips::SP);
352 (*II->getParent()->getParent(), &Mips::CPU16RegsRegClass);
376 BitVector Available = rs.getRegsAvailable(&Mips::CPU16RegsRegClass);
392 FirstRegSavedTo = Mips::T0;
398 BuildMI(MBB, II, DL, get(Mips::LwConstant32), Reg).addImm(Imm).addImm(-1);
400 if (FrameReg == Mips::SP) {
407 SecondRegSavedTo = Mips::T1;
414 copyPhysReg(MBB, II, DL, SpReg, Mips::SP, false);
415 BuildMI(MBB, II, DL, get(Mips::AdduRxRyRz16), Reg)
420 BuildMI(MBB, II, DL, get(Mips:: AdduRxRyRz16), Reg).addReg(FrameReg)
433 return (Opc == Mips::BeqzRxImmX16 || Opc == Mips::BimmX16 ||
434 Opc == Mips::Bimm16 ||
435 Opc == Mips::Bteqz16 || Opc == Mips::Btnez16 ||
436 Opc == Mips::BeqzRxImm16 || Opc == Mips::BnezRxImm16 ||
437 Opc == Mips::BnezRxImmX16 || Opc == Mips::BteqzX16 ||
438 Opc == Mips::BteqzT8CmpX16 || Opc == Mips::BteqzT8CmpiX16 ||
439 Opc == Mips::BteqzT8SltX16 || Opc == Mips::BteqzT8SltuX16 ||
440 Opc == Mips::BteqzT8SltiX16 || Opc == Mips::BteqzT8SltiuX16 ||
441 Opc == Mips::BtnezX16 || Opc == Mips::BtnezT8CmpX16 ||
442 Opc == Mips::BtnezT8CmpiX16 || Opc == Mips::BtnezT8SltX16 ||
443 Opc == Mips::BtnezT8SltuX16 || Opc == Mips::BtnezT8SltiX16 ||
444 Opc == Mips::BtnezT8SltiuX16 ) ? Opc : 0;
455 return get(Mips::AddiuSpImm16);
457 return get(Mips::AddiuSpImmX16);
473 case Mips::LbRxRyOffMemX16:
474 case Mips::LbuRxRyOffMemX16:
475 case Mips::LhRxRyOffMemX16:
476 case Mips::LhuRxRyOffMemX16:
477 case Mips::SbRxRyOffMemX16:
478 case Mips::ShRxRyOffMemX16:
479 case Mips::LwRxRyOffMemX16:
480 case Mips::SwRxRyOffMemX16:
481 case Mips::SwRxSpImmX16:
482 case Mips::LwRxSpImmX16:
484 case Mips::AddiuRxRyOffMemX16:
485 if ((Reg == Mips::PC) || (Reg == Mips::SP))