Lines Matching defs:RegIdx

891     struct RegIdxOp RegIdx;
906     Op->RegIdx.Index = Index;
907     Op->RegIdx.RegInfo = RegInfo;
908     Op->RegIdx.Kind = RegKind;
909     Op->RegIdx.Tok.Data = Str.data();
910     Op->RegIdx.Tok.Length = Str.size();
920     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
921     AsmParser.warnIfRegIndexIsAT(RegIdx.Index, StartLoc);
923     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
929     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
931     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
937     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
939     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
946     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
947     if (RegIdx.Index % 2 != 0)
949     return RegIdx.RegInfo->getRegClass(Mips::AFGR64RegClassID)
950         .getRegister(RegIdx.Index / 2);
956     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
957     return RegIdx.RegInfo->getRegClass(Mips::FGR64RegClassID)
958         .getRegister(RegIdx.Index);
964     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
965     return RegIdx.RegInfo->getRegClass(Mips::FGR32RegClassID)
966         .getRegister(RegIdx.Index);
972     assert(isRegIdx() && (RegIdx.Kind & RegKind_FCC) && "Invalid access!");
973     return RegIdx.RegInfo->getRegClass(Mips::FCCRegClassID)
974         .getRegister(RegIdx.Index);
980     assert(isRegIdx() && (RegIdx.Kind & RegKind_MSA128) && "Invalid access!");
984     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
990     assert(isRegIdx() && (RegIdx.Kind & RegKind_MSACtrl) && "Invalid access!");
992     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
998     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP0) && "Invalid access!");
1000     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1006     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP2) && "Invalid access!");
1008     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1014     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP3) && "Invalid access!");
1016     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1022     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1024     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1030     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1032     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1038     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1040     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1046     assert(isRegIdx() && (RegIdx.Kind & RegKind_CCR) && "Invalid access!");
1048     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1054     assert(isRegIdx() && (RegIdx.Kind & RegKind_HWRegs) && "Invalid access!");
1056     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1151     if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1161     if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1295     return isGPRAsmReg() && RegIdx.Index == 0;
1464     if (Kind == k_RegisterIndex && RegIdx.Index == 0 &&
1465         RegIdx.Kind & RegKind_GPR)
1611     return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index == 0;
1615    return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index > 0 &&
1616           RegIdx.Index <= 31;
1620     return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31;
1624     if (!(isRegIdx() && RegIdx.Kind))
1626     return ((RegIdx.Index >= 2 && RegIdx.Index <= 7)
1627             || RegIdx.Index == 16 || RegIdx.Index == 17);
1631     if (!(isRegIdx() && RegIdx.Kind))
1633     return (RegIdx.Index == 0 ||
1634             (RegIdx.Index >= 2 && RegIdx.Index <= 7) ||
1635             RegIdx.Index == 17);
1639     if (!(isRegIdx() && RegIdx.Kind))
1641     return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) ||
1642       (RegIdx.Index >= 16 && RegIdx.Index <= 20));
1646     if (!(isRegIdx() && RegIdx.Kind))
1648     return RegIdx.Index >= 4 && RegIdx.Index <= 6;
1652     if (!(isRegIdx() && RegIdx.Kind))
1654     return (RegIdx.Index == 21 || RegIdx.Index == 22 ||
1655       (RegIdx.Index >= 5 && RegIdx.Index <= 7));
1660     return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31;
1665     return isRegIdx() && RegIdx.Kind == RegKind_FGR && RegIdx.Index <= 31;
1669     return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31;
1673     return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31;
1677     if (!(isRegIdx() && RegIdx.Kind & RegKind_FCC))
1679     return RegIdx.Index <= 7;
1683     return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3;
1687     return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31;
1691     return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31;
1695     return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31;
1699     return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31;
1703     return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7;
1726       OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ", "
1727          << StringRef(RegIdx.Tok.Data, RegIdx.Tok.Length) << ">";
1750       StringRef Token(RegIdx.Tok.Data, RegIdx.Tok.Length);
1751       StringRef OtherToken(Other.RegIdx.Tok.Data, Other.RegIdx.Tok.Length);