Lines Matching defs:isPre

1603   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1606   if (LoadedVT == MVT::i32 && isPre &&
1610   } else if (LoadedVT == MVT::i32 && !isPre &&
1616     Opcode = isPre ? ARM::LDR_PRE_REG : ARM::LDR_POST_REG;
1623       ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
1624       : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
1629         Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
1632       if (isPre &&
1636       } else if (!isPre &&
1642         Opcode = isPre ? ARM::LDRB_PRE_REG : ARM::LDRB_POST_REG;
1710   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1716       Opcode = isPre ? ARM::t2LDR_PRE : ARM::t2LDR_POST;
1720         Opcode = isPre ? ARM::t2LDRSH_PRE : ARM::t2LDRSH_POST;
1722         Opcode = isPre ? ARM::t2LDRH_PRE : ARM::t2LDRH_POST;
1727         Opcode = isPre ? ARM::t2LDRSB_PRE : ARM::t2LDRSB_POST;
1729         Opcode = isPre ? ARM::t2LDRB_PRE : ARM::t2LDRB_POST;
1755   bool isSExtLd, isPre;
1774     isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1790     isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1805       Opcode = isPre ? ARM::MVE_VLDRHS32_pre : ARM::MVE_VLDRHS32_post;
1807       Opcode = isPre ? ARM::MVE_VLDRHU32_pre : ARM::MVE_VLDRHU32_post;
1811       Opcode = isPre ? ARM::MVE_VLDRBS16_pre : ARM::MVE_VLDRBS16_post;
1813       Opcode = isPre ? ARM::MVE_VLDRBU16_pre : ARM::MVE_VLDRBU16_post;
1817       Opcode = isPre ? ARM::MVE_VLDRBS32_pre : ARM::MVE_VLDRBS32_post;
1819       Opcode = isPre ? ARM::MVE_VLDRBU32_pre : ARM::MVE_VLDRBU32_post;
1824     Opcode = isPre ? ARM::MVE_VLDRWU32_pre : ARM::MVE_VLDRWU32_post;
1829     Opcode = isPre ? ARM::MVE_VLDRHU16_pre : ARM::MVE_VLDRHU16_post;
1832     Opcode = isPre ? ARM::MVE_VLDRBU8_pre : ARM::MVE_VLDRBU8_post;