Lines Matching defs:is64BitVector

349                         bool is64BitVector);
1945                                        unsigned NumVecs, bool is64BitVector) {
1947   if (!is64BitVector && NumVecs < 3)
2132   bool is64BitVector = VT.is64BitVector();
2133   Align = GetVLDSTAlign(Align, dl, NumVecs, is64BitVector);
2162     if (!is64BitVector)
2178   if (is64BitVector || NumVecs <= 2) {
2179     unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2247   unsigned Sub0 = (is64BitVector ? ARM::dsub_0 : ARM::qsub_0);
2277   bool is64BitVector = VT.is64BitVector();
2278   Align = GetVLDSTAlign(Align, dl, NumVecs, is64BitVector);
2312   if (is64BitVector || NumVecs <= 2) {
2316     } else if (is64BitVector) {
2338     unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2432   bool is64BitVector = VT.is64BitVector();
2470     if (!is64BitVector)
2496     if (is64BitVector)
2505     if (is64BitVector)
2516   unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2530   unsigned Sub0 = is64BitVector ? ARM::dsub_0 : ARM::qsub_0;
2969   bool is64BitVector = VT.is64BitVector();
3007   if (!is64BitVector)
3023   unsigned Opc = is64BitVector    ? DOpcodes[OpcodeIndex]
3039   if (is64BitVector || NumVecs == 1) {
3067     unsigned SubIdx = is64BitVector ? ARM::dsub_0 : ARM::qsub_0;
3618   assert((VT.is64BitVector() || VT.is128BitVector()) &&
3624     return VT.is64BitVector() ? Opc64[0] : Opc128[0];
3626     return VT.is64BitVector() ? Opc64[1] : Opc128[1];
3628     return VT.is64BitVector() ? Opc64[2] : Opc128[2];