Lines Matching defs:Opc
124 // Return the non-pre/post incrementing version of 'Opc'. Return 0
126 virtual unsigned getUnindexedOpcode(unsigned Opc) const = 0;
584 bool isUncondBranchOpcode(int Opc) {
585 return Opc == ARM::B || Opc == ARM::tB || Opc == ARM::t2B;
591 static inline bool isVPTOpcode(int Opc) {
592 return Opc == ARM::MVE_VPTv16i8 || Opc == ARM::MVE_VPTv16u8 ||
593 Opc == ARM::MVE_VPTv16s8 || Opc == ARM::MVE_VPTv8i16 ||
594 Opc == ARM::MVE_VPTv8u16 || Opc == ARM::MVE_VPTv8s16 ||
595 Opc == ARM::MVE_VPTv4i32 || Opc == ARM::MVE_VPTv4u32 ||
596 Opc == ARM::MVE_VPTv4s32 || Opc == ARM::MVE_VPTv4f32 ||
597 Opc == ARM::MVE_VPTv8f16 || Opc == ARM::MVE_VPTv16i8r ||
598 Opc == ARM::MVE_VPTv16u8r || Opc == ARM::MVE_VPTv16s8r ||
599 Opc == ARM::MVE_VPTv8i16r || Opc == ARM::MVE_VPTv8u16r ||
600 Opc == ARM::MVE_VPTv8s16r || Opc == ARM::MVE_VPTv4i32r ||
601 Opc == ARM::MVE_VPTv4u32r || Opc == ARM::MVE_VPTv4s32r ||
602 Opc == ARM::MVE_VPTv4f32r || Opc == ARM::MVE_VPTv8f16r ||
603 Opc == ARM::MVE_VPST;
660 bool isCondBranchOpcode(int Opc) {
661 return Opc == ARM::Bcc || Opc == ARM::tBcc || Opc == ARM::t2Bcc;
664 static inline bool isJumpTableBranchOpcode(int Opc) {
665 return Opc == ARM::BR_JTr || Opc == ARM::BR_JTm_i12 ||
666 Opc == ARM::BR_JTm_rs || Opc == ARM::BR_JTadd || Opc == ARM::tBR_JTr ||
667 Opc == ARM::t2BR_JT;
671 bool isIndirectBranchOpcode(int Opc) {
672 return Opc == ARM::BX || Opc == ARM::MOVPCRX || Opc == ARM::tBRIND;
676 int Opc = MI.getOpcode();
677 switch (Opc) {
730 static inline bool isSpeculationBarrierEndBBOpcode(int Opc) {
731 return Opc == ARM::SpeculationBarrierISBDSBEndBB ||
732 Opc == ARM::SpeculationBarrierSBEndBB ||
733 Opc == ARM::t2SpeculationBarrierISBDSBEndBB ||
734 Opc == ARM::t2SpeculationBarrierSBEndBB;
737 static inline bool isPopOpcode(int Opc) {
738 return Opc == ARM::tPOP_RET || Opc == ARM::LDMIA_RET ||
739 Opc == ARM::t2LDMIA_RET || Opc == ARM::tPOP || Opc == ARM::LDMIA_UPD ||
740 Opc == ARM::t2LDMIA_UPD || Opc == ARM::VLDMDIA_UPD;
743 static inline bool isPushOpcode(int Opc) {
744 return Opc == ARM::tPUSH || Opc == ARM::t2STMDB_UPD ||
745 Opc == ARM::STMDB_UPD || Opc == ARM::VSTMDDB_UPD;
748 static inline bool isSubImmOpcode(int Opc) {
749 return Opc == ARM::SUBri ||
750 Opc == ARM::tSUBi3 || Opc == ARM::tSUBi8 ||
751 Opc == ARM::tSUBSi3 || Opc == ARM::tSUBSi8 ||
752 Opc == ARM::t2SUBri || Opc == ARM::t2SUBri12 || Opc == ARM::t2SUBSri;
755 static inline bool isMovRegOpcode(int Opc) {
756 return Opc == ARM::MOVr || Opc == ARM::tMOVr || Opc == ARM::t2MOVr;
782 unsigned Opc = MI.getOpcode();
783 switch (Opc) {
806 unsigned getMatchingCondBranchOpcode(unsigned Opc);