Lines Matching defs:IsStore

1226   bool IsStore = MI->mayStore();
1230   unsigned Dst = IsStore ? Reg : ValueReg;
1231   unsigned Src = IsStore ? ValueReg : Reg;
1244   unsigned Opc = (IsStore ^ IsVGPR) ? AMDGPU::V_ACCVGPR_WRITE_B32_e64
1263   bool IsStore = MI->mayStore();
1266   int LoadStoreOp = IsStore ?
1295   bool IsStore = TII->get(LoadStoreOp).mayStore();
1302     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORD_SADDR
1306     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX2_SADDR
1310     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX3_SADDR
1314     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX4_SADDR
1342   bool IsStore = Desc->mayStore();
1526       int NewLoadStoreOp = IsStore ? getOffenMUBUFStore(LoadStoreOp)
1548     unsigned SrcDstRegState = getDefRegState(!IsStore);
1559     bool NeedSuperRegDef = e > 1 && IsStore && IsFirstSubReg;
1582       if (NeedSuperRegDef || (IsSubReg && IsStore && Lane == LaneS && IsFirstSubReg)) {
1620       if (IsStore) {
1645             .addReg(SubReg, getDefRegState(!IsStore) | getKillRegState(IsKill));
1681     if (!IsStore && IsAGPR && TmpIntermediateVGPR != AMDGPU::NoRegister) {
1712     if (!IsStore && MI != MBB.end() && MI->isReturn() &&