Lines Matching defs:DPPInst

235   auto DPPInst = BuildMI(*OrigMI.getParent(), OrigMI,
243       DPPInst.add(*Dst);
247       if (TII->isOperandLegal(*DPPInst.getInstr(), NumOperands, SDst)) {
248         DPPInst.add(*SDst);
263       DPPInst.addReg(CombOldVGPR.Reg, Def ? 0 : RegState::Undef,
284       DPPInst.addImm(Mod0->getImm());
287       DPPInst.addImm(0);
293     if (!TII->isOperandLegal(*DPPInst.getInstr(), NumOperands, Src0)) {
298     DPPInst.add(*Src0);
299     DPPInst->getOperand(NumOperands).setIsKill(false);
308       DPPInst.addImm(Mod1->getImm());
311       DPPInst.addImm(0);
321         assert(getOperandSize(*DPPInst, Src0Idx, *MRI) ==
322                    getOperandSize(*DPPInst, NumOperands, *MRI) &&
326       if (!TII->isOperandLegal(*DPPInst.getInstr(), OpNum, Src1)) {
331       DPPInst.add(*Src1);
341       DPPInst.addImm(Mod2->getImm());
346       if (!TII->getNamedOperand(*DPPInst.getInstr(), AMDGPU::OpName::src2) ||
347           !TII->isOperandLegal(*DPPInst.getInstr(), NumOperands, Src2)) {
352       DPPInst.add(*Src2);
359         DPPInst.addImm(ClampOpr->getImm());
364         DPPInst.add(*VdstInOpr);
368         DPPInst.addImm(OmodOpr->getImm());
386           DPPInst.addImm(OpSel);
403           DPPInst.addImm(OpSelHi);
407         DPPInst.addImm(NegOpr->getImm());
411         DPPInst.addImm(NegHiOpr->getImm());
416         DPPInst.addImm(ByteSelOpr->getImm());
419     DPPInst.add(*TII->getNamedOperand(MovMI, AMDGPU::OpName::dpp_ctrl));
420     DPPInst.add(*TII->getNamedOperand(MovMI, AMDGPU::OpName::row_mask));
421     DPPInst.add(*TII->getNamedOperand(MovMI, AMDGPU::OpName::bank_mask));
422     DPPInst.addImm(CombBCZ ? 1 : 0);
426     DPPInst.getInstr()->eraseFromParent();
429   LLVM_DEBUG(dbgs() << "  combined:  " << *DPPInst.getInstr());
430   return DPPInst.getInstr();
706       if (auto *DPPInst = createDPPInst(OrigMI, MovMI, CombOldVGPR,
708         DPPMIs.push_back(DPPInst);
718         if (auto *DPPInst =
721           DPPMIs.push_back(DPPInst);