Lines Matching defs:AMDGPURegBankCombinerImpl
45 class AMDGPURegBankCombinerImpl : public Combiner {
56 AMDGPURegBankCombinerImpl(
63 static const char *getName() { return "AMDGPURegBankCombinerImpl"; }
113 AMDGPURegBankCombinerImpl::AMDGPURegBankCombinerImpl(
128 bool AMDGPURegBankCombinerImpl::isVgprRegBank(Register Reg) const {
132 Register AMDGPURegBankCombinerImpl::getAsVgpr(Register Reg) const {
149 AMDGPURegBankCombinerImpl::MinMaxMedOpc
150 AMDGPURegBankCombinerImpl::getMinMaxPair(unsigned Opc) const {
171 bool AMDGPURegBankCombinerImpl::matchMed(MachineInstr &MI,
192 bool AMDGPURegBankCombinerImpl::matchIntMinMaxToMed3(
237 bool AMDGPURegBankCombinerImpl::matchFPMinMaxToMed3(
276 bool AMDGPURegBankCombinerImpl::matchFPMinMaxToClamp(MachineInstr &MI,
312 bool AMDGPURegBankCombinerImpl::matchFPMed3ToClamp(MachineInstr &MI,
351 void AMDGPURegBankCombinerImpl::applyClamp(MachineInstr &MI,
358 void AMDGPURegBankCombinerImpl::applyMed3(MachineInstr &MI,
367 SIModeRegisterDefaults AMDGPURegBankCombinerImpl::getMode() const {
371 bool AMDGPURegBankCombinerImpl::getIEEE() const { return getMode().IEEE; }
373 bool AMDGPURegBankCombinerImpl::getDX10Clamp() const {
377 bool AMDGPURegBankCombinerImpl::isFminnumIeee(const MachineInstr &MI) const {
381 bool AMDGPURegBankCombinerImpl::isFCst(MachineInstr *MI) const {
385 bool AMDGPURegBankCombinerImpl::isClampZeroToOne(MachineInstr *K0,
457 AMDGPURegBankCombinerImpl Impl(MF, CInfo, TPC, *KB, /*CSEInfo*/ nullptr,