Lines Matching defs:SrcTy

1097 static unsigned selectFPConvOpc(unsigned GenericOpc, LLT DstTy, LLT SrcTy) {
1098   if (!DstTy.isScalar() || !SrcTy.isScalar())
1102   const unsigned SrcSize = SrcTy.getSizeInBits();
1858 static std::optional<int64_t> getVectorSHLImm(LLT SrcTy, Register Reg,
1867   switch (SrcTy.getElementType().getSizeInBits()) {
2126     LLT SrcTy = MRI.getType(SrcReg);
2128     if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits())
2717     LLT SrcTy = MRI.getType(SrcReg);
2720     unsigned SrcSize = SrcTy.getSizeInBits();
2722     if (SrcTy.getSizeInBits() > 64) {
2724       if (SrcTy.getSizeInBits() != 128)
2783     LLT SrcTy = MRI.getType(I.getOperand(2).getReg());
2788     if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32)
2798       assert(DstSize == 32 && SrcTy.getSizeInBits() == 16 &&
3079       const LLT SrcTy = MRI.getType(SrcReg);
3080       if (!SrcTy.isVector() && SrcTy.getSizeInBits() == 32 &&
3084         auto Trunc = MIB.buildInstr(TargetOpcode::COPY, {SrcTy}, {})
3146     const LLT SrcTy = MRI.getType(I.getOperand(1).getReg());
3165       const TargetRegisterClass *SrcRC = getRegClassForTypeOnBank(SrcTy, SrcRB);
3178                  SrcTy == LLT::scalar(64)) {
3194           SrcTy == LLT::fixed_vector(4, 32)) {
3200       if (!SrcTy.isVector() && SrcTy.getSizeInBits() == 128) {
3278     const LLT SrcTy = MRI.getType(SrcReg);
3280     unsigned SrcSize = SrcTy.getSizeInBits();
3309         if (BytesLoaded < 4 && SrcTy.getSizeInBytes() == BytesLoaded)
3384               SrcTy = MRI.getType(I.getOperand(1).getReg());
3385     const unsigned NewOpc = selectFPConvOpc(Opcode, DstTy, SrcTy);
3789   const LLT SrcTy = MRI.getType(I.getOperand(1).getReg());
3790   assert(!DstTy.isVector() && !SrcTy.isVector() && "invalid merge operation");
3798     if (SrcTy.getSizeInBits() != 64)
3821   if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32)
3987   const LLT SrcTy = MRI.getType(SrcReg);
3990   if (SrcTy.getSizeInBits() > 128) {
7750     LLT SrcTy = MRI.getType(Extract->MI->getOperand(1).getReg());
7753     if (LaneIdx && SrcTy == LLT::fixed_vector(2, 64) &&