Lines Matching defs:DstTy

194   bool tryOptConstantBuildVec(MachineInstr &MI, LLT DstTy,
1097 static unsigned selectFPConvOpc(unsigned GenericOpc, LLT DstTy, LLT SrcTy) {
1098   if (!DstTy.isScalar() || !SrcTy.isScalar())
1101   const unsigned DstSize = DstTy.getSizeInBits();
2101     const LLT DstTy = MRI.getType(DstReg);
2102     if (!DstTy.isPointer())
2109     LLT DstTy = MRI.getType(I.getOperand(0).getReg());
2110     if (!DstTy.isPointerVector())
2114                 DstTy.changeElementType(LLT::scalar(64)));
2127     LLT DstTy = MRI.getType(I.getOperand(0).getReg());
2128     if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits())
2202   const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
2203   if (DstTy.isVector())
2205   bool Is64Bit = DstTy.getSizeInBits() == 64;
2718     LLT DstTy = MRI.getType(DstReg);
2719     (void)DstTy;
2727       if (DstTy.getSizeInBits() != 64)
2766       assert(SrcSize == 32 && DstTy.getSizeInBits() == 16 &&
2784     LLT DstTy = MRI.getType(I.getOperand(0).getReg());
2785     unsigned DstSize = DstTy.getSizeInBits();
3145     const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
3161       const TargetRegisterClass *DstRC = getRegClassForTypeOnBank(DstTy, DstRB);
3177       } else if (Opcode == TargetOpcode::G_TRUNC && DstTy == LLT::scalar(32) &&
3193       if (DstTy == LLT::fixed_vector(4, 16) &&
3202             DstReg, DstRB, LLT::scalar(DstTy.getSizeInBits()), SrcReg, 0, MIB);
3211         assert(DstTy.isVector() && "Expected an FPR ptrtoint to be a vector");
3277     const LLT DstTy = MRI.getType(DefReg);
3279     unsigned DstSize = DstTy.getSizeInBits();
3287     if (DstTy.isVector())
3383     const LLT DstTy = MRI.getType(I.getOperand(0).getReg()),
3385     const unsigned NewOpc = selectFPConvOpc(Opcode, DstTy, SrcTy);
3471     const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
3474     const TargetRegisterClass *DstRC = getRegClassForTypeOnBank(DstTy, DstRB);
3764   LLT DstTy = MRI.getType(DstReg);
3766       getRegClassForTypeOnBank(DstTy, *RBI.getRegBank(SrcReg, MRI, TRI));
3776                       << DstTy.getSizeInBits() << "\n");
3788   const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
3790   assert(!DstTy.isVector() && !SrcTy.isVector() && "invalid merge operation");
3797   if (DstTy == LLT::scalar(128)) {
3803     auto Tmp = MIB.buildInstr(TargetOpcode::IMPLICIT_DEF, {DstTy}, {});
3821   if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32)
5064   const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
5083   unsigned BytesPerElt = DstTy.getElementType().getSizeInBits() / 8;
5104   if (DstTy.getSizeInBits() != 128) {
5105     assert(DstTy.getSizeInBits() == 64 && "Unexpected shuffle result ty");
5181   const LLT DstTy = MRI.getType(DefReg);
5182   unsigned DstSize = DstTy.getSizeInBits();
5594   LLT DstTy = MRI.getType(Dst);
5595   unsigned DstSize = DstTy.getSizeInBits();
5687     MachineInstr &I, LLT DstTy, MachineRegisterInfo &MRI) {
5689   unsigned DstSize = DstTy.getSizeInBits();
5760   const LLT DstTy = MRI.getType(I.getOperand(0).getReg());
5764   if (tryOptConstantBuildVec(I, DstTy, MRI))
5775       emitScalarToVector(DstTy.getElementType().getSizeInBits(), DstRC,
5781   unsigned DstSize = DstTy.getSizeInBits();
5797   // If DstTy's size in bits is less than 128, then emit a subregister copy
5802         getRegClassForTypeOnBank(DstTy, *RBI.getRegBank(DstVec, MRI, TRI));
5845           getRegClassForTypeOnBank(DstTy, *RBI.getRegBank(DstVec, MRI, TRI));