Lines Matching defs:MemMI

184   bool isMatchingUpdateInsn(MachineInstr &MemMI, MachineInstr &MI,
2053 bool AArch64LoadStoreOpt::isMatchingUpdateInsn(MachineInstr &MemMI,
2082     getPrePostIndexedMemOpInfo(MemMI, Scale, MinOffset, MaxOffset);
2103   MachineInstr &MemMI = *I;
2106   Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg();
2107   int MIUnscaledOffset = AArch64InstrInfo::getLdStOffsetOp(MemMI).getImm() *
2108                          TII->getMemScale(MemMI);
2122   if (!isTagStore(MemMI) && MemMI.getOpcode() != AArch64::STGPi) {
2123     bool IsPairedInsn = AArch64InstrInfo::isPairedLdSt(MemMI);
2125       Register DestReg = getLdStRegOp(MemMI, i).getReg();
2180   MachineInstr &MemMI = *I;
2182   MachineFunction &MF = *MemMI.getMF();
2184   Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg();
2185   int Offset = AArch64InstrInfo::getLdStOffsetOp(MemMI).getImm();
2193   if (!isTagStore(MemMI)) {
2194     bool IsPairedInsn = AArch64InstrInfo::isPairedLdSt(MemMI);
2196       Register DestReg = getLdStRegOp(MemMI, i).getReg();