Lines Matching defs:encoding
53 reg_info.encoding = eEncodingVector;
59 reg_info.encoding = eEncodingIEEE754;
63 reg_info.encoding = eEncodingIEEE754;
67 reg_info.encoding = eEncodingIEEE754;
71 reg_info.encoding = eEncodingUint;
892 const ARMEncoding encoding) {
905 if i == 13 && i != LowestSetBit(registers) // Only possible for encoding A1
913 if (registers<15> == '1') // Only possible for encoding A1 or A2
928 switch (encoding) {
1015 const ARMEncoding encoding) {
1044 switch (encoding) {
1143 const ARMEncoding encoding) {
1170 switch (encoding) {
1204 const ARMEncoding encoding) {
1230 switch (encoding) {
1259 const ARMEncoding encoding) {
1260 return EmulateMOVRdRm(opcode, encoding);
1266 const ARMEncoding encoding) {
1291 switch (encoding) {
1326 return EmulateSUBSPcLrEtc(opcode, encoding);
1357 const ARMEncoding encoding) {
1364 if d == 15 then // Can only occur for ARM encoding
1384 switch (encoding) {
1428 return EmulateSUBSPcLrEtc(opcode, encoding);
1470 const ARMEncoding encoding) {
1494 switch (encoding) {
1599 const ARMEncoding encoding) {
1606 if d == 15 then // Can only occur for ARM encoding
1623 switch (encoding) {
1637 return EmulateSUBSPcLrEtc(opcode, encoding);
1659 const ARMEncoding encoding) {
1667 if d == 15 then // Can only occur for ARM encoding
1686 switch (encoding) {
1740 const ARMEncoding encoding) {
1780 switch (encoding) {
1828 const ARMEncoding encoding) {
1835 if d == 15 then // Can only occur for ARM encoding
1856 switch (encoding) {
1939 const ARMEncoding encoding) {
1966 switch (encoding) {
1999 const ARMEncoding encoding) {
2029 switch (encoding) {
2103 const ARMEncoding encoding) {
2130 switch (encoding) {
2168 const ARMEncoding encoding) {
2182 switch (encoding) {
2216 const ARMEncoding encoding) {
2236 switch (encoding) {
2269 const ARMEncoding encoding) {
2276 if d == 15 then // Can only occur for ARM encoding
2294 switch (encoding) {
2319 const ARMEncoding encoding) {
2326 if d == 15 then // Can only occur for ARM encoding
2344 switch (encoding) {
2372 const ARMEncoding encoding) {
2379 if d == 15 then // Can only occur for ARM encoding
2400 switch (encoding) {
2430 return EmulateSUBSPcLrEtc(opcode, encoding);
2458 const ARMEncoding encoding) {
2485 switch (encoding) {
2552 const ARMEncoding encoding) {
2583 switch (encoding) {
2645 const ARMEncoding encoding) {
2675 switch (encoding) {
2734 const ARMEncoding encoding) {
2753 switch (encoding) {
2780 const ARMEncoding encoding) {
2792 const ARMEncoding encoding) {
2799 const ARMEncoding encoding) {
2819 switch (encoding) {
2883 const ARMEncoding encoding) {
2907 switch (encoding) {
2937 const ARMEncoding encoding) {
2956 switch (encoding) {
3011 const ARMEncoding encoding) {
3034 switch (encoding) {
3132 const ARMEncoding encoding) {
3156 switch (encoding) {
3197 const ARMEncoding encoding) {
3222 switch (encoding) {
3286 const ARMEncoding encoding) {
3302 switch (encoding) {
3333 const ARMEncoding encoding) {
3352 switch (encoding) {
3399 const ARMEncoding encoding) {
3415 switch (encoding) {
3450 const ARMEncoding encoding) {
3469 switch (encoding) {
3527 const ARMEncoding encoding) {
3533 if d == 15 then // Can only occur for ARM encoding
3544 return EmulateShiftImm(opcode, encoding, SRType_ASR);
3553 const ARMEncoding encoding) {
3568 return EmulateShiftReg(opcode, encoding, SRType_ASR);
3575 const ARMEncoding encoding) {
3581 if d == 15 then // Can only occur for ARM encoding
3592 return EmulateShiftImm(opcode, encoding, SRType_LSL);
3600 const ARMEncoding encoding) {
3615 return EmulateShiftReg(opcode, encoding, SRType_LSL);
3623 const ARMEncoding encoding) {
3629 if d == 15 then // Can only occur for ARM encoding
3640 return EmulateShiftImm(opcode, encoding, SRType_LSR);
3648 const ARMEncoding encoding) {
3663 return EmulateShiftReg(opcode, encoding, SRType_LSR);
3671 const ARMEncoding encoding) {
3677 if d == 15 then // Can only occur for ARM encoding
3688 return EmulateShiftImm(opcode, encoding, SRType_ROR);
3697 const ARMEncoding encoding) {
3712 return EmulateShiftReg(opcode, encoding, SRType_ROR);
3721 const ARMEncoding encoding) {
3727 if d == 15 then // Can only occur for ARM encoding
3738 return EmulateShiftImm(opcode, encoding, SRType_RRX);
3742 const ARMEncoding encoding,
3755 uint32_t imm5; // encoding for the shift amount
3761 ARMEncoding use_encoding = encoding;
3763 // Morph the T1 encoding from the ARM Architecture Manual into T2
3764 // encoding to have the same decoding of bit fields as the other Thumb2
3828 const ARMEncoding encoding,
3844 switch (encoding) {
3902 const ARMEncoding encoding) {
3916 if wback && registers<n> == '1' then R[n] = bits(32) UNKNOWN; // Only possible for encoding A1
3926 switch (encoding) {
4045 const ARMEncoding encoding) {
4072 switch (encoding) {
4160 const ARMEncoding encoding) {
4174 if wback && registers<n> == '1' then R[n] = bits(32) UNKNOWN; // Only possible for encoding A1
4184 switch (encoding) {
4284 // possible for encoding A1
4297 const ARMEncoding encoding) {
4320 switch (encoding) {
4396 // possible for encoding A1
4407 const ARMEncoding encoding) {
4435 switch (encoding) {
4570 const ARMEncoding encoding) {
4584 if registers<15> == '1' then // Only possible for encoding A1
4598 switch (encoding) {
4688 // if registers<15> == '1' then // Only possible for encoding A1
4722 const ARMEncoding encoding) {
4751 switch (encoding) {
4844 const ARMEncoding encoding) {
4853 MemA[address,4] = bits(32) UNKNOWN; // Only possible for encoding A1
4858 if registers<15> == '1' then // Only possible for encoding A1
4873 switch (encoding) {
4936 // MemA[address,4] = bits(32) UNKNOWN; // Only possible for encoding
4959 // if registers<15> == '1' then // Only possible for encoding A1
4993 const ARMEncoding encoding) {
5022 switch (encoding) {
5115 const ARMEncoding encoding) {
5140 switch (encoding) {
5282 const ARMEncoding encoding) {
5289 if t == 15 then // Only possible for encoding A1
5315 switch (encoding) {
5422 // if t == 15 then // Only possible for encoding A1
5471 const ARMEncoding encoding) {
5491 switch (encoding) {
5607 const ARMEncoding encoding) {
5634 switch (encoding) {
5781 const ARMEncoding encoding) {
5787 if d == 15 then // Can only occur for ARM encoding
5805 switch (encoding) {
5821 return EmulateSUBSPcLrEtc(opcode, encoding);
5850 const ARMEncoding encoding) {
5857 if d == 15 then // Can only occur for ARM encoding
5875 switch (encoding) {
5900 return EmulateSUBSPcLrEtc(opcode, encoding);
5935 const ARMEncoding encoding) {
5953 switch (encoding) {
5998 const ARMEncoding encoding) {
6004 if d == 15 then // Can only occur for ARM encoding
6023 switch (encoding) {
6046 return EmulateSUBSPcLrEtc(opcode, encoding);
6073 const ARMEncoding encoding) {
6080 if d == 15 then // Can only occur for ARM encoding
6099 switch (encoding) {
6127 return EmulateSUBSPcLrEtc(opcode, encoding);
6163 const ARMEncoding encoding) {
6169 if d == 15 then // Can only occur for ARM encoding
6188 switch (encoding) {
6210 return EmulateSUBSPcLrEtc(opcode, encoding);
6238 const ARMEncoding encoding) {
6245 if d == 15 then // Can only occur for ARM encoding
6264 switch (encoding) {
6291 return EmulateSUBSPcLrEtc(opcode, encoding);
6327 const ARMEncoding encoding) {
6355 switch (encoding) {
6463 const ARMEncoding encoding) {
6497 switch (encoding) {
6669 const ARMEncoding encoding) {
6690 switch (encoding) {
6816 const ARMEncoding encoding) {
6831 switch (encoding) {
6897 const ARMEncoding encoding) {
6921 switch (encoding) {
7059 const ARMEncoding encoding) {
7084 switch (encoding) {
7206 const ARMEncoding encoding) {
7227 switch (encoding) {
7310 const ARMEncoding encoding) {
7338 switch (encoding) {
7486 const ARMEncoding encoding) {
7507 switch (encoding) {
7635 const ARMEncoding encoding) {
7652 switch (encoding) {
7723 const ARMEncoding encoding) {
7747 switch (encoding) {
7883 const ARMEncoding encoding) {
7908 switch (encoding) {
8042 const ARMEncoding encoding) {
8063 switch (encoding) {
8143 const ARMEncoding encoding) {
8171 switch (encoding) {
8322 const ARMEncoding encoding) {
8338 switch (encoding) {
8407 const ARMEncoding encoding) {
8423 switch (encoding) {
8492 const ARMEncoding encoding) {
8508 switch (encoding) {
8575 const ARMEncoding encoding) {
8590 switch (encoding) {
8656 const ARMEncoding encoding) {
8679 switch (encoding) {
8802 const ARMEncoding encoding) {
8808 if d == 15 then // Can only occur for ARM encoding
8827 switch (encoding) {
8852 return EmulateSUBSPcLrEtc(opcode, encoding);
8880 const ARMEncoding encoding) {
8887 if d == 15 then // Can only occur for ARM encoding
8906 switch (encoding) {
8936 return EmulateSUBSPcLrEtc(opcode, encoding);
8971 const ARMEncoding encoding) {
8977 if d == 15 then // Can only occur for ARM encoding
8996 switch (encoding) {
9019 return EmulateSUBSPcLrEtc(opcode, encoding);
9047 const ARMEncoding encoding) {
9054 if d == 15 then // Can only occur for ARM encoding
9073 switch (encoding) {
9101 return EmulateSUBSPcLrEtc(opcode, encoding);
9136 const ARMEncoding encoding) {
9142 if d == 15 then // Can only occur for ARM encoding
9160 switch (encoding) {
9184 return EmulateSUBSPcLrEtc(opcode, encoding);
9208 const ARMEncoding encoding) {
9215 if d == 15 then // Can only occur for ARM encoding
9234 switch (encoding) {
9255 return EmulateSUBSPcLrEtc(opcode, encoding);
9287 const ARMEncoding encoding) {
9311 switch (encoding) {
9321 return EmulateSUBSPcLrEtc(opcode, encoding);
9346 const ARMEncoding encoding) {
9372 switch (encoding) {
9383 return EmulateSUBSPcLrEtc(opcode, encoding);
9416 const ARMEncoding encoding) {
9422 if d == 15 then // Can only occur for ARM encoding
9440 switch (encoding) {
9458 return EmulateSUBSPcLrEtc(opcode, encoding);
9484 const ARMEncoding encoding) {
9491 if d == 15 then // Can only occur for ARM encoding
9510 switch (encoding) {
9537 return EmulateSUBSPcLrEtc(opcode, encoding);
9568 const ARMEncoding encoding) {
9589 switch (encoding) {
9658 const ARMEncoding encoding) {
9683 switch (encoding) {
9701 return EmulateSUBSPcLrEtc(opcode, encoding);
9735 const ARMEncoding encoding) {
9754 switch (encoding) {
9794 const ARMEncoding encoding) {
9814 switch (encoding) {
9860 const ARMEncoding encoding) {
9879 switch (encoding) {
9919 const ARMEncoding encoding) {
9939 switch (encoding) {
9989 const ARMEncoding encoding) {
9995 if d == 15 then // Can only occur for ARM encoding
10015 switch (encoding) {
10044 EmulateSUBSPcLrEtc(opcode, encoding);
10087 const ARMEncoding encoding) {
10112 switch (encoding) {
10183 const ARMEncoding encoding) {
10189 if d == 15 then // Can only occur for ARM encoding
10210 switch (encoding) {
10261 EmulateSUBSPcLrEtc(opcode, encoding);
10288 // if d == 15 then // Can only occur for ARM encoding ALUWritePC(result);
10317 const ARMEncoding encoding) {
10338 switch (encoding) {
10428 const ARMEncoding encoding) {
10448 switch (encoding) {
10521 const ARMEncoding encoding) {
10543 switch (encoding) {
10630 const ARMEncoding encoding) {
10652 switch (encoding) {
10776 const ARMEncoding encoding) {
10798 switch (encoding) {
10901 const ARMEncoding encoding) {
10923 switch (encoding) {
11054 const ARMEncoding encoding) {
11076 switch (encoding) {
11191 const ARMEncoding encoding) {
11218 switch (encoding) {
11384 const ARMEncoding encoding) {
11412 switch (encoding) {
11589 ARMEncoding encoding) {
11613 switch (encoding) {
11716 ARMEncoding encoding) {
11739 switch (encoding) {
11848 ARMEncoding encoding) {
11874 switch (encoding) {
12006 const ARMEncoding encoding) {
12028 switch (encoding) {
12035 return EmulateVLD1SingleAll(opcode, encoding);
12182 ARMEncoding encoding) {
12208 switch (encoding) {
12338 ARMEncoding encoding) {
12360 switch (encoding) {
12497 const ARMEncoding encoding) {
12521 switch (encoding) {
12627 const ARMEncoding encoding) {
12662 switch (encoding) {
13028 // rrx is a special case encoding of ror (immediate)
13507 // rrx is a special case encoding of ror (immediate)
13927 // 'cond' field of the encoding.
14203 // if d == 15 then // Can only occur for encoding A1
14309 opcode_data->encoding);